1. Kurze Einführung in das Thema

Obwohl Philips bereits in der 2. Ausgabe des „Guidelines for Footprint Design“ veröffentlicht im Oktober 1990 davor warnte, dass Bauteile im Reflowprozess „schwimmen“ können, ist häufig zu beobachten, dass auch heute noch viele Leiterplattendesigner sich der  Konsequenzen von zu großen Anschlussflächen nicht bewusst sind. Aufgrund von begrenzten eigenen Erfahrungen bezüglich des Verhaltens von Bauteilen in den unterschiedlichen Lötprozessen verwenden sie oft unkritisch die vorhandenen Landpattern ihres CAD Systems oder benutzen die Vorgaben von Landpattern Standards wie IPC 7351. Dabei gibt es viele Beispiele wie deren unkritische Anwendung zu unzuverlässigen Lötstellen und aufwändigen Reparaturen führen kann. Dies gilt insbesondere für die zweipoligen sogenannten Chip- Bauteile. Bereits in der Schrift von 1990 wurde von Philips darauf hingewiesen, dass der Anschlussflächenüberstand außerhalb der Bauteil-Anschlussmetallisierung nur so gering sein darf, dass ein kleiner Lotmeniskus ausbildet, damit es nicht zum „schwimmen“ der Bauteile oder gar zum Tombstoning kommt (1).

Die Schwierigkeiten bei der Verarbeitung von Leiterplatten mit schlechten dimensionierten Anschlussflächen haben in den letzten Jahren innerhalb verschiedener Arbeitsgruppen zu einem neuen Dimensionierungskonzept geführt, was in dieser Publikation vorgestellt wird.

Trotz der inzwischen vielfach vorliegenden Erfahrungen mit schlecht dimensionierten Anschlussflächen gibt es auch heute noch Bauteilhersteller, die offensichtlich in völliger Unkenntnis der damit verbundenen Probleme, in ihren Applikationsschriften den Anwendern Anschlussflächen aus der völlig veralteten IPC-782 empfehlen (2).

(1) Skyworks Inc. Application Note “Suggested PCB Land Pattern Designs for Leaded and Leadless Packages…”, Aug. 2017
(2)  “The solder land extension outside the SMD metallization should be short enough to ensure a small solder fillet only.“ Philips, S.7